# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-231022

(43)Date of publication of application: 27.08.1999

(51)Int.CI.

GO1R 31/28 HO1L 21/66

(21)Application number: 10-031318

(71)Applicant:

MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

13.02.1998


(72)Inventor:

ARITA MEI

## (54) INSPECTION METHOD OF SEMICONDUCTOR DEVICE AND DEVICE THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To increase the number of semiconductor devices which can be simultaneously inspected, without increasing the number of drivers of a tester. SOLUTION: This is the inspection method of semiconductor devices in which the terminals of drivers 3a, 3b of a tester 1 are connected to the signal terminals of semiconductor devices 4a-4d in a probe card 2, and the semiconductor devices 4a-4d are inspected. Hereat, the terminal of one driver 3a, 3b of the tester 1 is connected to a branch point 5a, 5b provided in the probe card 2, the branch point 5a, 5b is connected to the signal input terminals of a plurality of the semiconductor devices 4a-4d, and a plurality of the semiconductor devices 4a-4d are simultaneously inspected by the one driver 3a, 3b.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出關公開番号

# 特開平11-231022

(43)公開日 平成11年(1999) 8月27日


(51) Int.Cl.*	鐵別記号	F!	
G01R 31/2	28	G01R 31/28	Y
HO1L 21/6	86	HO1L 21/66	F
		G 0 1 R 31/28	P
			н
		· 客查請求 未請求	結求項の数9 OL (全 11 頁)
(21) 出願番号	特顧平10-31318	(71)出顧人 000005821 松下電器産業株式会社	
(22)出顧日	平成10年(1998) 2月13日	大阪府門	真市大字門真1006番地
		(72) 発明者 在田 盟	
		大阪府門 産業株式	真市大字門真1006番地 松下電器 会社内
		(74)代理人 弁理士	

## (54) 【発明の名称】 半導体装置の検査方法および検査装置

#### (57)【要約】

(課題) テスターのドライバー数を増加することなく。 同時に検査できる半導体デバイス数を増加する半導体装 置の検査方法および検査装置を提供する。

【解決手段】テスター1のドライバー3a、3bの端子とプローブカード2内の半導体デバイス4a~4dの信号端子とを接続して半導体デバイス4a~4dの検査を行なう半導体装置の検査方法であって、テスター1の1つのドライバー3a、3bの端子とプローブカード2内に設けた分岐点5a、5bと複数の半導体デバイス4a~4dの信号入力端子とを接続し、1つのドライバー3a、3bで複数の半導体デバイス4a~4dを同時に検査する。



#### 【特許請求の範囲】

【請求項1】 テスターのドライバー端子とプローブカ ード内の半導体デバイスの信号端子とを接続して前記半 導体デバイスの検査を行なう半導体装置の検査方法であ って、前記テスターの1つのドライバー端子と前記プロ ープカード内に設けた分岐点とを接続し、この分岐点と 複数の前記半導体デバイスの信号入力端子とを接続し、 1 つのドライバで複数の前記半導体デバイスを同時に検 査することを特徴とする半導体装置の検査方法。

【請求項2】 ON/OFFを制御できるスイッチを、 分岐点と複数の半導体デバイスの信号入力端子の間に設 けた請求項1記載の半導体装置の検査方法。

【請求項3】 テスターの電源ユニットと半導体デバイ スの電源端子とを接続して前記半導体デバイスの検査を 行なう半導体装置の検査方法であって、前記電源ユニッ 上と複数の前記半導体デバイスの前記電源端子とを並列 に接続して検査を行なうことを特徴とする半導体装置の 検査方法。

【請求項4】 複数の半導体デバイスの検査結果が良か 不良かを判別する良否検査結果情報をテスターからプロ ーバーに送信する半導体装置の検査方法であって、前記 テスターの1つの被測定デバイスのための1組の比較器 を分割して前記複数の半導体デバイスの出力端子と接続 し、分割した前記比較器のそれぞれの良または不良の良 否検査結果を、プローバー内に設けた各DUTの良否検 査結果を管理する検査結果管理回路に送信することを特 徴とする半導体装置の検査方法。

【請求項5】 テスターのドライバー端子とこれに接続 されるプローブカード内の半導体デバイスの信号端子と の検査装置であって、前記プローブカード内に前記テス ターの1つの前記ドライバー端子および複数の前記半導 体デバイスの信号入力端子を接続する分岐点を設けた半 導体装置の検査装置。

【請求項6】 抵抗とコイルを並列に接続したLRモジ ュールを、分岐点とテスターのドライバー端子の間に設 けた請求項6記載の半導体検査装置。

【請求項7】 テスターのドライバー端子とプローブカ ード内の半導体デバイスの信号入力端子とを接続して前 記半導体デバイスの検査を行なう半導体装置の検査装置 40 実際に半導体ウェーハを検査する場合。どのDUT4 であって、抵抗とコイルを並列に接続したLRモジュー ルを、前記ドライバー端子と前記信号入力端子との間に 設けた半導体装置の検査装置。

【請求項8】 テスターの電源ユニットと半導体デバイ スの電源端子とを接続して前記半導体デバイスの検査を 行なう半導体装置の検査装置であって、前記電源ユニッ トと複数の前記半導体デバイスの前記電源端子とを並列 に接続し、ON/OFFを制御できるスイッチを、前記 電源ユニットと、前記複数の半導体デバイスの電源端子 との間に設けた半導体装置の検査装置。

【請求項9】 プローバー内に設けられて複数の半導体 デバイスが検査対象であるか否かを検出する複数のDU T有無検出回路と、この複数の D U T 有無検出回路の出 力を人力する論理和回路と、テスター内に設けられ前記 論理和回路の出力を入力して前記半導体デバイスが検査

対象であるか否かを管理する検査対象DU丁管理回路と を備えた半導体装置の検査装置。

[0001]

【発明の詳細な説明】

(発明の属する技術分野) この発明は、半導体装置の検 査方法および検査装置に関し、特に同時検査個数を増大 した半導体装置の検査方法および検査装置に関するもの である。

[0002]

【従来の技術】半導体デバイスの検査においては、検査 時間を短縮することが重大な課題であり、これを解決す るために同時検査個数を増加させる方法が採用されてき た。図8は従来の半導体検査装置の一例で、2つのDU T(Device Under Test:被測定デバイス)を同時に検 20 査可能なテスターを用いて、2つのDUTを同時に検査 する例である。

【0003】従来例ではテスター1のドライバー3a. 3b、電源ユニット8a、8b、比較器16a、16b は各DUT4a、4b毎に独立に割り付けてある。この 場合、同時に検査するDUT4a、4bの個数に対応し たドライバー3a、3b、電源ユニット8a、8b、比 較器 16 a、 16 bの個数が必要である。従来は同時検 査個数が少なく、検査対象 DUT4a、4bの総面積が 小さかったため、ウェーハ検査に用いるプローブカード を有して前記半導体デバイスの検査を行なう半導体装置 30 2と半導体デバイスのパッドとを接続するプローブの長 さが短かった。プローブが短い時は、プローブカード2 内の記線がもつインピーダンスとプローブのもつインピ ーダンスのミスマッチが小さいため、信号波形の歪みが 問題にならなかった。

【0004】しかし、同時検査個数が増加すると、検査

対象となるDUTの総面積が大きくなり、プローブ長が 大きくなり、インピーダンスのミスマッチによる信号波 形の歪みが問題となる。次にプローバー18とテスター 1間で送受信される情報の通信手法について説明する。 a、4bが検査対象になっているかの情報をテスター1 に送信する必要がある。そこで、各DUT有無検出回路 10a、10bにより半導体デバイスが検査対象である か否かを検出し、その情報のDUT有無信号 1 1 a. 1 1bをテスター1の検査対象DUT管理回路14に送信 する。そして、検査対象DUT管理回路14の検査開始 命令 1 5 a 、 1 5 b により D U T 4 a 、 4 b の電源ユニ ット8 a、8 b及びドライバー3 a、3 bを動作させ、 検査対象DUT4a、4bの検査を開始する。

50 【0005】また、プローバー18において各DUT4

a、4bの良否の結果に応じて、良品または不良品の区 別をすることがあるので、良否検査結果情報をテスター 1からプローバー18に送信する必要がある。そのため に、各DUT4a、4bに割付られた比較器16a、1

6 b の良否結果をもとに、テスター内検査結果管理回路 20か1つのDUT4a、4b毎に良否検査結果情報を 管理し、検査結果17a, 17bをプローバー内検査結 果管理回路19に送信する。

【0006】また、従来手法では、テスター1の1つの ており、プローバー I 8内で認識される検査対象 DUT 情報の良否結果の大きさと、テスター1内で認識される 検査対象DUT情報の良否結果情報の大きさとが同じて あるため、テスター1とプローバー18間での情報の送 受信は問題なく行われていた。

[0007]

【発明が解決しようとする課題】従来の半導体検査装置 では、同時検査DUT数を増加するためには、テスター 1のドライバー3a.3bや、電源ユニット3a.8b を同時検査DUT数に応じた数に増加する必要があっ た。また、前記したようにプローブ長の増大に伴う、テ スター1から半導体デバイスへの信号波形の歪みが課題 であった。

【0008】したがって、この発明の目的は、テスター のドライバーまたは電源ユニットの数を増加することな く、同時検査DUTを増加でき、プローブ長が大きな場 合でも半導体デバイスへの信号波形の歪みのない半導体 装置の検査方法および検査装置を提供することである。

置の検査方法は、テスターのドライバー端子とプローブ カード内の半導体デバイスの信号端子とを接続して半導 体デバイスの検査を行なう半導体装置の検査方法であっ て、テスターの1つのドライバー端子とプローブカード 内に設けた分岐点とを接続し、この分岐点と複数の半導 体デバイスの信号入力端子とを接続し、1つのドライバ で複数の半導体デバイスを同時に検査することを特徴と するものである。

【0010】請求項1記載の半導体装置の検査方法によ れば、テスターのドライバーを増加することなく、同時 40 に検査できる半導体デバイス数を増加することができ る。そのため、テスターの1つのDUTに属するドライ パーを用いて、複数の半導体デバイスに同時に信号を印 加するように構成でき、テスターの1つの半導体デバイ スを検査するための測定系すなわちテスターの1つのD UTを用いて複数の半導体デバイスを同時に検査するこ とができる。

【0011】請求項2記載の半導体装置の検査方法は、 請求項1において、ON/OFFを制御できるスイッチ を、分岐点と複数の半導体デバイスの信号入力端子の間 50 間に設けたものである。

に設けたものである。請求項2記載の半導体装置の検査 方法によれば、請求項上と同様な効果のほか、スイッチ により半導体デバイスを独立に制御することができる。 【0012】請求項3記載の半導体装置の検査方法は、 テスターの電源ユニットと半導体デバイスの電源端子と を接続して半導体デバイスの検査を行なう半導体装置の 検査方法であって、電源ユニットと複数の半導体デバイ スの電源端子とを並列に接続して検査を行なうことを特 徴とするものである。請求項3記載の半導体装置の検査 DUT当たりの測定系で1つの半導体デバイスを検査し 10 方法によれば、テスターの電源ユニットの数を増加する ことなく、同時に検査できる半導体デバイス数を増加す ることができる。そのため、テスターの1つのDUTに 属する電源ユニットとドライバーを用いて、複数の半導 体デバイスに同時に電源印加、信号印加をする構成に し、テスターの1つのDUTを用いて複数の半導体デバ イスを同時に検査することができる。

> 【0013】請求項4記載の半導体装置の検査方法は、 複数の半導体デバイスの検査結果が良か不良かを判別す る具否検査結果情報をテスターからプローバーに送信す る半導体装置の検査方法であって、テスターの1つのD UTに属する1組の比較器を分割して複数の半導体デバ イスの出力端子と接続し、分割した比較器のそれぞれの 良または不良の良否検査結果を、プローバー内に設けた 各DUTの良否検査結果を管理する検査結果管理回路に 送信することを特徴とするものである。

【0014】請求項4記載の半導体装置の検査方法によ れば、複数の半導体デバイスのそれぞれの検査結果を区 別することができる。請求項5記載の半導体装置の検査 装置は、テスターのドライバー端子とこれに接続される 【課題を解決するための手段】請求項1記載の半導体装 30 プローブカード内の半導体デバイスの信号端子とを有し て半導体デバイスの検査を行なう半導体装置の検査装置 であって、プローブカード内にテスターの1つのドライ パー端子および複数の半導体デバイスの信号入力端子を 接続する分岐点を設けたものである。

> 【0015】請求項5記載の半導体装置の検査装置によ れば、請求項1と同様な効果がある。請求項6記載の半 導体装置の検査装置は、請求項もにおいて、抵抗とコイ ルを並列に接続したLRモジュールを、分岐点とテスタ 一のドライバー端子の間に設けたものである。

【0016】請求項6記載の半導体装置の検査装置によ れば、請求項うと同様な効果のほか。テスターの1つの ドライバー端子と複数の半導体デバイスの同一信号入力 端子とを接続する構成の場合は波形の歪みが大きいが、 モジュールにより歪みを抑えることができる。請求項7 記載の半導体装置の検査装置は、テスターのドライバー 端子とプローブカード内の半導体デバイスの信号入力端 子とを接続して半導体デバイスの検査を行なう半導体装 置の検査装置であって、抵抗とコイルを並列に接続した LRモジュールを、ドライバー端子と信号入力端子との

【0017】請求項7記載の半導体装置の検査装置によ れば、プローブ長が大きな場合でも、歪みのない波形を テスターのドライバーから半導体デバイスの信号入力端 子に伝送することができる。請求項8記載の半導体装置 の検査装置は、テスターの電源ユニットと半導体デバイ スの電源端子とを接続して半導体デバイスの検査を行な う半導体装置の検査装置であって、電源ユニットと複数 の半導体デバイスの電源端子とを並列に接続し、ON/ OFFを制御できるスイッチを、電源ユニットと、複数 の半導体デバイスの電源端子との間に設けたものであ

【0018】請求項8記載の半導体装置の検査装置によ れば、請求項3と同様な効果のほか、テスターから電源 印加を独立に制御する。請求項9記載の半導体装置の検 査装置は、プローバー内に設けられて複数の半導体デバ イスが検査対象であるか否かを検出する複数のDUT有 無検出回路と、この複数のDUT有無検出回路の出力を 入力する論理和回路と、テスター内に設けられ論理和回 路の出力を入力して半導体デバイスが検査対象であるか 否かを管理する検査対象DUT管理回路とを備えたもの 20 である.

【0019】請求項9記載の半導体装置の検査装置によ れば、複数の半導体デバイスのいずれかが検査対象であ れば、検査対象DUT管理回路によりテスタはその半導 体デバイスの検査を行なうことができる。すなわち、テ スタの1つのDUTにて複数の半導体デバイスを測定す る構成になっており、この複数の半導体デバイスの内少 なくとも1つの半導体デバイスが測定対象であれば、こ れに対応するテスタのDUTは測定を実施するので論理 和回路を設けている。

#### [0020]

【発明の実施の形態】図1は、この発明の第1の実施の 形態における半導体検査装置を示す。図1は、2つのD UTを同時に検査できるテスター1を用いて、4つのD UT4a~4dを同時に検査する例である。ここで、テ スター1のDUTの数と検査対象となる半導体デバイス 数が異なるので、両者を区別するために、テスター1の DUTに対してTDUT、プローバーのDUTに対して DUTと記述する。すなわちTDUTは従来方式で1つ 組を指すもので、TDUT1はドライバ3a、電源ユニ ット8aおよび比較器16aをまとめて指し、TDUT 2はドライバ3b、電源ユニット8bおよび比較器16 bをまとめて指す。

【0021】テスター1のTDUT1用の1つのドライ バー3aからの信号線をプローブカード2上のTDUT 1ドライバー配線分岐点5aで分岐させ、DUT1(4 a) 及びDUT2(4b)の同一の信号入力端子に接続 してある。テスター1のTDUT2用のドライバー3b

TDUT 1ドライバー配線分岐点5bを介して接続す る。

【0022】すなわち半導体装置の検査方法は、テスタ ー1の1つのドライバー端子とプローブカード2内に設 けた分岐点5 a 、5 b とを接続し、この分岐点5 a 、5 bと複数の半導体デバイスであるDUT4a~4dの信 号入力端子とを接続している。これにより、テスター1 の2つのTDUT分のドライバー3a.3hを用いて、 4つのDUT4a~4dに対して同時に信号印加をする ことができる。

【0023】なお、その他の構成は後述する図7に示す 構成やあるいは従来のやり方により実現できる。この実 施の形態によれば、テスター1のドライバー3a、3b を増加することなく、同時に検査できる半導体デバイス 数を増加することができる。そのため、テスター1の1 つのDUTに属するドライバーを用いて、複数の半導体 デバイスに同時に信号を印加するように構成でき、テス ターの1つの半導体デバイスを検査するための測定系す なわちテスターの1つのDUTを用いて複数の半導体デ バイスを同時に検査することができる。

【0024】図2は、この発明の第2の実施の形態にお ける半導体検査装置を示す。図2も、2つのDUTを同 時に検査できるテスター1を用い、かつ第1の実施の形 態と同様な構成を用いて、4つのDUT4a~4dを問 時に検査する例である。第1の実施の形態における半導 体検査装置では、1つのドライバーで2つのTDUTに 対して信号印加を行うことになり、1つのDUT毎に信 号印加のON/OFFを制御することができない。

【0025】そこで、第1の実施の形態において、第2 30 の実施の形態のように分岐点5 a 、5 b と半導体デバイ スのDUT4a~4dの信号入力端子間に、独立にON /OFFを制御できるスイッチとしてリレー6a∼6d を直列に挿入し、このリレー6a~6dをDUT用リレ 一制御信号7a~7dにより制御することにより、1つ のDUT毎に信号印加を制御することができる。

【0026】なお、その他の構成は後述する図7に示す 構成やあるいは従来のやり方により実現できる。図3 は、この発明の第3の実施の形態における半導体検査装 置を示す。同時検査個数を増加すると、プローブカード の半導体デバイスを測定するためのテスターの測定系 1 40 3を大型化しなければならず、プローブカード3と半導 体デバイスのバッドとを接続するプローブの長さが大き くなる。プローブが長くなることにより、プローブのも つインビーダンスが大きくなり、プローブカード3上の 配線がもつインビーダンスとミスマッチが生じる。これ は、テスターのドライバーからの信号の立ち上がり時に オーバーシュートを生じ、立ち下がり時にアンダーシュ ートを生じ、半導体デバイスに信号端子に歪んだ波形が 印加され、正確な検査が出来ないことになる。

【0027】そこで、歪みを抑制する方法として、図3 とDUT3(4c)及びDUT4(4d)とを、同様に 50 のようにプロープカード3上に最適なLRモジュールを

直列に挿入することで解決することができる。以下にそ のメカニズムを説明する。抵抗Rの成分は、テスター1 のドライバー3 aの立ち上がり時および立ち下がり時 に、配線には電流か流れるが、抵抗Rを挿入することに より抵抗Rの両端にて電圧降下が生じ、これにより信号 のオーバーシュートおよびアンダーシュートが抑えられ る。また、コイルしの成分は、コイルしに電流が流れた ときに発生する逆起電力により、オーバーシュートおよ びアンダーシュートを抑制する効果がある。したがっ て、最適な抵抗Rとコイルしを並列に接続したLRモジ 10 印加を行うことになり、1つのDUT毎にに電源印加の ュール9を信号配線に挿入することにより、オーバーシ ュートおよびアンダーシュートの抑制において最大の効 果を得られ、プローブの長い場合でも歪みのない信号波 形により検査を実施することができる。

【0028】なお、その他の構成は後述する図7に示す 構成やあるいは従来のやり方により実現できる。図4 は、この発明の第4の実施の形態における半導体検査装 置を示す。図1にようにテスター1のドライバー3aの ドライバ端子と半導体デバイスの信号入力端子とを接続 する場合に、プローブカード2内において、テスター1 の1つのドライバー3aのドライバ端子に接続された配 線の途中で分岐点5aを設け、テスター1の1つのドラ イバー3aの端子と複数の半導体デバイスであるDUT 4 a、4 bの同一の信号入力端子とを接続する構成の場 合は、分岐点5aにおいてインピーダンスのミスマッチ が大きくなる。

【0029】そこで、第1の実施の形態において、分岐 点5aとテスター1のドライバー3aのドライバ端子と の間に最適なLRモジュール9を直列に挿入すること で、第3の実施の形態のようにアンダーシュートおよび 30 オーバーシュートを抑制することができる。なお、その 他の構成は後述する図7に示す構成やあるいは従来のや り方により実現できる。また図2に示す第2の実施の形 態にもLRモジュール9を前記のように接続してもよ

【0030】図5は、この発明の第5の実施の形態にお ける半導体検査装置を示す。 テスターのTDUT1用の 電源ユニット8 a と複数のDUT、例えばDUT! (4 a)及びDUT2(4b)の電源端子を並列に接続す る。テスター1のTDUT2用の電源ユニット8 b と D UT3(4c)及びDUT4(4d)とを同様に接続す ることにより、テスター1の2つのTDUT分の電源ユ ニット8a, 8b用いて、4つのDUT4a~4dに対 して電源印加をすることができる。

【0031】この実施の形態によれば、テスター1の電 源ユニットの数を増加することなく、同時に検査できる 半導体デバイス数を増加することができる。そのため、 テスターの1つのDUTに属する電源ユニットとドライ パーを用いて、複数の半導体デバイスに同時に電源印

を用いて複数の半導体デバイスを同時に検査することが

【0032】なお、その他の構成は後述する図7に示す 構成やあるいは従来のやり方により実現できる。また、 第1の実施の形態から第4の実施の形態までのいずれか との組合せが可能である。図6は、この発明の第6の実 施の形態における半導体検査装置を示す。第5の実施の 形態における半導体検査装置では、1つのTDUT用の 電源ユニット8a、8bから2つのDUTに対して電源 ON/OFFを制御することが出来ない。そこで、第5 の実施の形態において電源ユニット8a、8bと各DU T4a~4dの電源端子間に、独立にON/OFFを制 御できるスイッチとしてリレー6a~6dを直列に挿入 し、このリレー6a~6dをDUT用リレー制御信号7 a~7dにより制御することにより、1つのDUT毎に 電源印加を制御することができる。

【0033】その他は第5の実施の形態の説明と同様で ある。なお、その他の構成は後述する図7に示す構成や 20 あるいは従来のやり方により実現できる。また、第1の 実施の形態から第4の実施の形態までのいずれかとの組 合せが可能である。

【0034】図7は、この発明の第7の実施の形態にお ける半導体検査装置を示す。図7は2つのTDUTをも ったテスター1を用いて、4つのDUT4a~4dを検 査する例である。ここで、DUT1(4a)とDUT2 (4b)をテスター1の1つの被測定デバイスすなわち TDUT1のためのドライバー3a、電源ユニット8a および比較器16aを用いて検査し、同様にDUT3 (4c) とDUT4 (4d) はテスター1の1つの被測 定デバイスすなわちTDUT2のためのドライバー3 b、電源ユニット8b および比較器16b を用いて検査

【0035】まず、検査対象DUTの情報をプローバー 18からテスター1に送信する方法について説明する。 プローバー18内の各DUT有無検出回路10a~10 dにより各DUT4a~4dが検査対象か否かを検出す る。DUT1有無検出回路10aとDUT2有無検出回 路10bの出力をTDUT1有無回路13aのTDUT 1用論理和回路12aに入力し、DUT3有無検出回路 10cとDUT4有無検出回路10dの出力をTDUT 2有無回路13bのTDUT2用論理和回路12bに入 力する。各TDUT用論理和回路12a、12bの出力 を回路10a~10dに対応してTDUT1有無信号1 la、TDUT2有無信号11b、TDUT3有無信号 11c、TDUT4有無信号11dとして、テスター1 内の検査対象DUT管理回路!4に入力する。そして、 テスター1内の検査対象管理回路14が検査対象TDU Tに対して検査開始命令15a、15bを出力し、ドラ 加、信号印加をする構成にし、テスターの1つのDUT 50 イパー3a、3b、電源ユニット8a、8b、比較器1

Ç,

6a、16bを動作させ検査を実施する。すなわち、DUT1またはDUT2のいずれか一方でも検査対象であれば、テスター1のTDUT1は検査を行なう。DUT3とDUT4に関しても、同様である。

【0036】次に、各DUT4a~4dの良否結果をテ スター1からプローバー18に送信する方法について説 明する。従来方法では、TDUT1の検査結果すなわち DUT!とDUT2をまとめた検査結果をプローバー内 検査結果管理回路19に送信することになり、DUT1 とDUT2の検査結果を区別することが出来なかった。 (0037] そこで図7のように、TDUT1の比較器 16aを2分割し、DUT1とDUT2の出力に接続 し、分割した比較器 16 a の結果をDUT1、DUT2 それぞれの検査結果17a、17bとして、プローバー 内検査結果管理回路19に送信する。ここで、比較器1 6 a の分割について、比較器 1 6 a は 1 つの半導体デバ イスを測定するための比較器であるが、実際は複数の比 較器からなっているので、この複数個を2分割してDU TI、DUT2にそれぞれ割り付けることを意味してい る。したがって、DUT1とDUT2の検査結果17 a. 17bを区別してプローバー内検査結果管理回路 1 9に送信することができる。TDUT2においても同様 に比較器16bを分割することで、DUT3とDUT4 の検査結果17c、17dを区別してプローバー内検査 結果管理回路19に送信する。比較器16bも比較器1 6 a と同様な構成である。

【0038】なお、ドライバー3a、3bとDUT4a~4dとの接続に図4と同様な構成を採用しているが、図1から図3のいずれかと同様な構成を採用してもよい。また電源ユニット8a、8bとDUT4a~4dとの接続に図5と同様な構成を採用しているが、図6と同様な構成にしてもよい。

#### [0039]

【発明の効果】請求項1記載の半導体装置の検査方法に よれば、テスターのドライバーを増加することなく、同 時に検査できる半導体デバイス数を増加することができ る。そのため、テスターの1つのDUTに属するドライ パーを用いて、複数の半導体デバイスに同時に信号を印 加するように構成でき、テスターの1つの半導体デバイ スを検査するための測定系すなわちテスターの1つのD UTを用いて複数の半導体デバイスを同時に検査するこ とができる。 部説明図である。 (図7】第6の実 部説明図である。 (図7】第7の実

【0040】請求項2記載の半導体装置の検査方法によれば、請求項1と同様な効果のほか、スイッチにより半導体デバイスを独立に制御することができる。請求項3記載の半導体装置の検査方法によれば、テスターの電源ユニットの数を増加することなく、同時に検査できる半導体デバイス数を増加することができる。そのため、テスターの1つのDUTに属する電源ユニットとドライバーを用いて、複数の半導体デバイスに同時に電源印加、

信号印加をする構成にし、テスターの1つのDUTを用いて複数の半導体デバイスを同時に検査することができる。

【0041】請求項4記載の半導体装置の検査方法によれば、複数の半導体デバイスのそれぞれの検査結果を区別することができる。請求項5記載の半導体装置の検査装置によれば、請求項6記載の半導体装置の検査装置によれば、請求項6記載の半導体装置の検査装置によれば、請求項6記載の半導体装置の検査装置によれば、請求項5と同様な効果のほか、テスターの1つのドライバー端子と複数の半導体デバイスの同一信号入力端子とを接続する構成の場合は波形の歪みが大きいが、モジュールにより歪みを抑えることができる。

[0042] 請求項7記載の半導体装置の検査装置によれば、プローブ長が大きな場合でも、歪みのない波形をテスターのドライバーから半導体デバイスの信号入力端子に伝送することができる。請求項8記載の半導体装置の検査装置によれば、請求項3と同様な効果のほか、テスターから電源印加を独立に制御する。

(0043).請求項9記載の半導体装置の検査装置によれば、複数の半導体デバイスのいずれかが検査対象であれば、検査対象DUT管理回路によりテスタはその半導体デバイスの検査を行なうことができる。すなわち、テスタの1つのDUTにて複数の半導体デバイスを測定する構成になっており、この複数の半導体デバイスの内少なくとも1つの半導体デバイスが測定対象であれば、これに対応するテスタのDUTは測定を実施するので論理和回路を設けている。

### 【図面の簡単な説明】

(図1)この発明の第1の実施の形態における半導体検 30 査装置の一部説明図である。

【図2】第2の実施の形態における半導体検査装置の一部説明図である。

【図3】第3の実施の形態における半導体検査装置の一部説明図である。

【図4】第4の実施の形態における半導体検査装置の一部説明図である。

【図5】第5の実施の形態における半導体検査装置の一部説明図である。

【図6】第6の実施の形態における半導体検査装置の一 部説明図である。

【図7】第7の実施の形態における半導体検査装置の説明図である。

(図8)従来例における半導体検査装置の説明図である。

#### 【符号の説明】

1 テスター

2 プローブカード


3a TDUT1用ドライバー

3 b TDUT2用ドライバー


50 4a DUTI

```
特開平11-231022
                              (7)
                                         DUTI有無信号
                                * 1 1 a
       DUT2
4 b
                                         DUT2有無信号
                                  1 1 b
4 c
       DUT3
                                  lle
                                         DUT3有無信号
4 d
       DUT4
                                         DUT4有無信号
       TDUT1用ドライバー配線分岐点
                                  1 l d
                                         TDUTI用論理和回路
       TDUT2用ドライパー配線分岐点
                                  12a
5 b
                                         TDUT2用論理和回路
                                  12b
       DUTI用リレー
6 a
                                         TDUT1有無回路
                                  13 a
       DUT2用リレー
6 b
                                         TDUT2有無回路
                                  13b
       DUT3用リレー
6 c
                                         検査対象 DUT管理回路、
                                  14
6 d
       DUT4用リレー
                                         TDUTI検査開始命令
                               10 l5a
7 a
       DUT1用リレー制御信号
                                         TDUT2検査開始命令
                                  15b
       DUT2用リレー制御信号
                                         TDUT1用比較器
                                  16a
       DUT3用リレー制御信号
7 c
                                         TDUT2用比較器
       DUT4用リレー制御信号
                                  16b
7 d
                                         DUT1検査結果
                                  17 a
       TDUT1用電源ユニット
                                  17b
                                         DUT2検査結果
8 b
       TDUT2用電源ユニット
                                         DUT3検査結果
       LRモジュール
                                  17c
9
                                         DUT4検査結果
                                  17 d
       DUTI有無検出回路
10 a
                                  1.8
                                         プローバー
10b
       DUT2有無検出回路
                                         プローバー内検査結果管理回路
                                  19
       DUT3有無検出回路
10 c
                                         テスター内検査結果管理回路
                              *20 20
       DUT4有無検出回路
10 d
```


### 【図1】









[図3]




(図4)






8 a …TDUT1用電源ユニット 8 b …TDUT2用電波ユニット





[図7]



, ==

[図8]

